[17410]  430VXとCY2265
投稿者：かずお さん   2002-01-05 16:09:04
V200S7D2を使っています。
430VXの仕様でPCIクロックはベースクロックの2分の1という書き込みを
見た覚えがあります。
430VX関係のpdfファイルを落としてきて読んでるんですが
該当個所が見つかりません。どこに書いてあるんでしょうか？教えてください。

それからCY2265関係ですが、5番ピンを10キロオームの抵抗でVssにプルダウンすることにより75MhzのFSBを得るようですが、同時にPCICLKもあがってしまうということも書き込みで見ました。
CY2265のデータシートを確認すると確かにそう書いてありましたが、19番ピンであるBSELが0の時は32Mhzになると書いてあるようです。5番ピンをプルダウンしたようにこれもそうすればPCIクロックが安定するのではないでしょうか？

それとも
つまり先の430VXの仕様でその設定はできないのでしょうか？
実験された方がいましたら、教えてください。
  1. まりも さん   2002-01-05 16:54:21
    データシートが手元にないので詳細は分かりませんが、32MHzの設定が「非同期」と書かれていれば、それは430VXでは（というかIntel chipset全般に）使えません。PCIとCPU hostのクロックは完全に同期で、周波数が1:2でなければならなりません。440BX用のPLL ICを無理矢理突っ込んで 1:3にする実験をしたものの、動かなかったという報告もあります。
  2. 真空管猫 さん   2002-01-05 23:11:32
    >1:3にする実験をしたものの、動かなかったという報告もあります。
    V200青札タワーのマザーで1:3と1:4の実験やりましたが駄目でした。(^^;)
  3. かずお さん   2002-01-05 23:22:14
    同期していないとダメなわけですね。

    CY2265にはPCICLK出力が6本ありますが、ここに別基盤で作成した33Mhzを入れても同期していませんから動かないということでよろしいのでしょうか？

    5番ピンのプルダウン、基準クリスタルの交換によりPCIが不安定になるのなら
    改造することを再考しなければなりませんね。
  4. FUJI さん   2002-01-06 01:22:12
    >該当個所が見つかりません。どこに書いてあるんでしょうか？
    ですが
    ftp://download.intel.com/support/chipsets/430vx/　の290553pdfで言うと、
    （何ヶ所か記述していたと思いましたが）、例えば、45ページの
    4.2.PCI Interfaceの所の最初の方とかにありますね。

    また、19番ピンBSEL=0はPCI非同期32K固定の設定ですが、V200MZD2(G8YDP Z A5)では、起動しませんでした。

    また、PCIクロック1/3同期テスト（FSB100MHz-PCI33MHz）も互換機のPLLを貼り付けて実験しましたが、起動にはいたりませんでした。
    ＃一度だけピポ音と640Kまで行った事はあるのですが、その後いろいろクロックの配線を直しているうちにパターンを剥がしたりしてしまって、挫折しました。
  5. FUJI さん   2002-01-06 01:27:46
    基準クリスタルの交換はPCIスロットの安定も問題ですが、オンボードのUSB、MGA-1064、標準搭載のYMF-7**の音源ボードのクロック矯正が必要になるので、結構大変です。
    特にUSBの48MHzの矯正は、難しいです。
  6. FUJI さん   2002-01-06 01:44:43
    すみません、一部訂正
    レス4の>非同期32K固定 は非同期32MHz固定の間違いでした。
  7. かずお さん   2002-01-06 02:40:23
    FUJIさんへ
    確かに書いてありますね。ありがとうございました。
    そうすると5番ピンのプルダウン、基準クリスタルの交換によるベースクロックアップは
    PCIの周波数をマザーボードで矯正するよりも、つけるボードのCLKピンを33Mhz矯正したほうがいいわけですね。
    でもPCIスロットからCLKをもらわないと、認識しないかな？

    できるかどうかは別にして特にUIDE-**系はベースアップに弱いということですから、ボードの矯正により使うしか手がないということになりますね。
  8. まりも さん   2002-01-06 04:24:22
    ＞つけるボードのCLKピンを33Mhz矯正
    ？？、PCIデバイスに別途33MHzクロックをいれるのでは、「同期」になりません。同期というのは、CPUクロックと位相も完全に一致（ズレが一定限度内）していることです。
  9. FUJI さん   2002-01-06 19:29:17
    ああ、僕の説明が返って混乱させてしまったかな？
    430VXチップセットの場合、基本的にベースクロックの1/2同期がPCIクロックと言うのが前提。

    僕がクロック矯正と言ったのは、基準クリスタルの交換をした場合、PCIクロックやベースクロック以外の部分の矯正が必要になってくると言う事ですね。

    CY2265（確かデスクトップ型の場合はCY2264ですよね？）のデータシートをお持ちの様ですので、詳しく言いますと30番ピンのUSBCLKの48MHzと33,34番ピンのREF0.1（音源とMGA-1064SG）の14.318MHzを矯正する必要が有ると思います。

  10. かずお さん   2002-01-06 21:04:05
    お手数かけました。どうやら読解能力が不足していたようです。
    クロック矯正ということでPCIクロック自体の矯正と思い込んでしまいました。
    もう一度勉強しなおします。